1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
        3、培训合格学员可享受免费推荐就业机会。

课程说明：

SystemVerilog验证是针对数字电路验证技术初，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。

课程大纲：

1.SystemVerilog 的架构

2.SystemVerilog 语义语法

3.SystemVerilog 面向对象

4.SystemVerilog编程技巧

5.SystemVerilog 随机机制

6.SystemVerilog要点

UVM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述，更重要的是对UVM验证方法学的理论和用法的归纳，总结和升华，通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。


课程大纲：

1. UVM 验证平台的架构

2. UVM 消息服务机制

3. UVM 数据建模

4. UVM component configuration

5. communication 要点

6. UVM 技巧

7. UVM sequence